컴퓨터 산술과 논리연산(2)

1. 컴퓨터 산술과 논리 연산

컴퓨터의 핵심 기능 중 하나는 수치 산술 연산과 논리 연산 입니다. 이 연산들은 주로 CPU의 산술논리연산장치(ALU) 에서 처리됩니다.

덧셈, 뺄셈, 곱셈, 나눗셈 등 기본 연산을 수행
부호 없는 정수의 곱셈
- 각 비트별로 부분 곱(partial product) 계산 후 모두 더함
- 하드웨어:
  - M 레지스터(피승수), Q 레지스터(승수), 결과는 A+Q 레지스터에 저장
부호 있는 정수의 곱셈
- 2의 보수 곱셈에 Booth 알고리즘 사용
- 하드웨어에 보수기와 Q-1 레지스터 추가
나눗셈
- $A \div B = q \cdots r$ (A: 피제수, B: 제수, q: 몫, r: 나머지)
- 부호 없는 2진 나눗셈, 2의 보수 나눗셈 모두 사용

개념: 소수점 위치를 이동시켜 넓은 수 표현 범위 제공
일반형: $N = (-1)^S \times M \times B^E$ (S: 부호, M: 가수, B: 기수, E: 지수)
종류: 10진/2진 부동소수점
정밀도:
- 단일-정밀도(32비트): S(1), E(8), M(23)
- 복수-정밀도(64비트): S(1), E(11), M(52)
정규화(normalized): $\pm 1.fff...f \times 2^E$ (소수점 아래 첫 비트는 항상 1, hidden bit)
바이어스 지수: 지수에 바이어스 값 더해 저장, 크기 비교/0-검사 용이
표현 범위:
- 단일-정밀도: 약 $1.47 \times 10^{-39}$ ~ $1.7 \times 10^{38}$
- 예외: 지수/가수 오버플로우, 언더플로우
IEEE 754 표준:
- 32비트: $N = (-1)^S 2^{E-127} (1.M)$
- 64비트: $N = (-1)^S 2^{E-1023} (1.M)$
- NaN, 무한대, 0 등 예외 처리 포함

제어 유닛은 CPU가 명령어를 인출, 해독, 실행 하는 모든 과정을 제어 신호로 변환해 순차적으로 발행하는 핵심 구성 요소입니다.

명령어 해독 및 사상(mapping): 연산 코드를 비트 패턴과 조합해 실행 루틴 시작 주소 결정
마이크로 명령어 형식:
- 연산 필드: 마이크로 연산 지정(동시 수행 가능)
- 조건(CD) 필드: 분기 조건 플래그(U, I, S, Z)
- 분기(BR) 필드: 분기 종류/다음 주소 결정(JMP, CALL, RET, MAP)
- 주소(ADF) 필드: 분기 목적지 주소

마이크로 프로그래밍:
- 인출/간접/실행 사이클 등 다양한 동작을 마이크로 명령어 시퀀스로 구현
- 각 루틴은 주소, 연산, 조건, 분기, 주소 필드로 구성된 2진 비트 패턴
순서 제어(Sequencing):
- 다음 마이크로 명령어 주소 결정
- CAR 초기값은 인출 사이클 시작 주소(0)
- MUX1: 다음 주소 선택, MUX2: 조건 플래그 선택
- BR 값에 따라 JUMP, CALL, RET, MAP 등 분기 방식 결정

제어신호 생성:
- 제어 기억장치에서 인출된 마이크로 명령어의 연산 필드 비트가 제어 신호로 출력
수직적 마이크로 프로그래밍:
- 연산 필드에 적은 수의 코드화 비트(encoded bits), 해독기로 제어신호 확장
- 장점: 명령어 짧아져 기억장치 용량 감소 / 단점: 해독 지연
수평적 마이크로 프로그래밍:
- 연산 필드 각 비트와 제어신호 1:1 대응
- 장점: 하드웨어 단순, 지연 없음 / 단점: 명령어 길어져 기억장치 용량 증가