보조기억장치(2)
1. 플래시 메모리 개요 및 동작 원리
- 정의 및 출현: 플래시 메모리는 비휘발성 반도체 기억장치로, 기존 EEPROM보다 저장 밀도와 신뢰성, 속도는 높이고 전력 소모는 낮춘 기술입니다.
- 메모리 셀 구조: NMOS 트랜지스터 기반, '제어 게이트(control gate)'와 '부동 게이트(floating gate)' 두 개의 게이트로 구성. 부동 게이트는 산화막(SiO2)으로 절연되어 전자의 유출입이 어렵습니다.
- 동작 원리:
- 프로그래밍(쓰기): 제어 게이트에 고전압(+12V) 인가 → 전자들이 터널링 효과로 부동 게이트에 주입(‘0’ 저장)
- 삭제(erase): p 층에 고전압 인가 → 부동 게이트 전자들이 터널 릴리스로 빠져나가 ‘1’로 복원
- 읽기: 드레인/게이트 전압 인가, 부동 게이트 상태에 따라 전류 흐름 감지(‘1’/‘0’ 판별)
2. 플래시 메모리의 셀 배열: NOR형과 NAND형
- NOR형:
- NMOS 트랜지스터 병렬 접속, 셀(비트) 단위 액세스 가능
- 각 트랜지스터 독립적 스위칭, 빠른 읽기, 저장 밀도 낮음
- 주로 PC-BIOS, 스마트폰 OS 등 코드 저장에 사용
- NAND형:
- NMOS 트랜지스터 직렬 접속, 페이지/블록 단위 액세스
- 셀 단위 읽기/쓰기는 불가, 저장 밀도 높음, 대용량 적합
- 주로 USB, SSD 등 대용량 저장장치에 사용
- 내부는 블록(다수의 페이지)로 구성, 페이지 크기는 2KB~64KB 등 다양
3. SLC, MLC, TLC (다중 레벨 셀)
구분 | 저장 비트 수(셀당) | 상태 수 | 장점 | 단점 |
---|---|---|---|---|
SLC (Single-Level Cell) | 1비트 | 2 | 속도↑, 내구성↑ | 가격↑, 저장 밀도↓ |
MLC (Multi-Level Cell) | 2비트 | 4 | 저장 밀도↑, 가격↓ | 속도↓, 내구성↓, 오류↑ |
TLC (Triple-Level Cell) | 3비트 | 8 | 저장 밀도↑↑, 가격↓ | 속도↓, 내구성↓, 오류↑↑ |
참고: MLC/TLC는 전자수 조정이 정밀해야 하며, 데이터 구분이 어려워 액세스 속도 저하, 오류 발생 빈도 증가, 수명 단축 등의 문제가 있습니다.
4. 3차원 수직 구조 V-NAND 플래시 메모리
- 개념: 셀을 수직 적층해 저장 밀도를 높이는 기술(삼성 등에서 개발)
- 특징:
- 부동 게이트 공간 확장, 데이터 구분 용이, 오류 감소
- QLC(4비트/셀) 구현, 테라비트급 칩 생산 가능
- 첨단 반도체 공정(에칭, 게이트 패턴 등) 필요
5. SSD (Solid-State Drive)
- 정의: NAND형 플래시 메모리 배열로 구성된 대용량 비휘발성 저장장치, HDD 대체 목적
- 장점: 속도↑, 신뢰성↑, 기계적 부품 없음
- 단점: 용량 대비 가격↑, 데이터 갱신 횟수 제한(내구성↓)
- 내부 조직: